Que es la Lógica Digital?
En ingeniería electrónica, se puede referir a uno de dos conceptos relacionados: una familia lógica de dispositivos circuitos integrados digitales monolíticos, es un grupo de puertas lógicas (o compuertas) construidas usando uno de varios diseños diferentes, usualmente con niveles lógicos compatibles y características de fuente de poder dentro de una familia. Muchas familias lógicas fueron producidas como componentes individuales, cada uno conteniendo una o algunas funciones básicas relacionadas, las cuales se podrían ser utilizadas como “construcción de bloques” para crear sistemas o como por así llamarlo “pegamento” para interconectar circuitos integrados más complejos.
También puede referirse a un conjunto de técnicas usadas para la implementación de la lógica dentro de una larga escala de circuitos integrados tal como un procesador central, memoria, u otra función compleja; estas familias usan técnicas dinámicas registradas para minimizar el consumo de energía y el retraso.
Tipos de familias lógicas
Dentro de las familias lógicas se encuentran:
DL (Lógica Diodo)
RTL (Lógica Resistencia-Transistor)
DTL (Lógica Diodo-Transistor)
HTL (Lógica de alto umbral)
ECL (Lógica de Acoplamiento de Emisor)
TTL (Lógica Transistor-Transistor)
MOS (Semiconductor Óxido Metal)
PMOS (MOS tipo-P)
NMOS (MOS tipo-N)
CMOS (MOS Complementario)
BiCMOS (CMOS Bipolar)
IIL ó I2L (Lógica Inyección Integrada)
MOS
Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos, según el canal utilizado:
1.NMOS: se basa únicamente en el empleo de transistores NMOS para obtener una función lógica. Su funcionamiento de la puerta lógica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estará en su zona de corte, por lo tanto, la intensidad que circulará por el circuito será nula y la salida estará la tensión de polarización (un nivel alto); y cuando la entrada se encuentra en el caso de que está en un nivel alto, entonces el transistor estará conduciendo y se comportará como interruptor, y en la salida será un nivel bajo.
2.PMOS:
El transistor MOS se puede identificar como un interruptor controlado por la tensión de la puerta, V_G, que es la que determinará cuándo conduce y cuando no.
IIL
También conocida en su forma abreviada como I2L, es la lógica de Inyección integrada, sus siglas vienen de su nombre en inglés: Integrated Interjection Lógic. Es una clase de circuitos digitales construido con colectores múltiples BJT. Cuando fue introducido, tenía una velocidad comparable con la del TTL, y su potencia tan baja como la del CMOS.
Cuando hablamos de lógica existen muchas formas de lógica por ejemplo:
LÓGICA COMBINACIONAL: Teoría matemática que utiliza métodos algebraicos en
el análisis y resolución de problemas de conmutación
de circuitos. Usa habitualmente la lógica binaria en
que las variables sólo pueden tomar dos valores,
correspondientes a dos niveles de tensión
posibles. El cálculo teórico se hace mediante el
álgebra de Boole. En la práctica, las diferentes
funciones lógicas de estos sistemas se implementan
(poner en funcionamiento, aplicar métodos para llevar
algo a cabo) mediante circuitos lógicos.
LÓGICA DE MÁQUINA:Conjunto de modalidades lógicas utilizadas en la
interacción de las partes de un ordenador para la
resolución de problemas y ejecución de sus tareas
asignadas.
LÓGICA DIFUSA: Modalidad lógica que además de dos valores de
verdadero o falso, también admite valores
intermedios, es decir, el resultado de un propósito
puede ser una probabilidad en vez de una certeza.
Por su capacidad de imitar la manera de pensar
humana los sistemas basados en lógica difusa son
utilizados en robótica y sistemas de expertos.
LÓGICA FORMAL:Parte de la lógica que estudia la estructura o forma de
los enunciados y sus relaciones, es decir,
razonamientos.
Diseño de circuitos Lógicos.
El diseño de los circuitos de combinación comienza con la descripción
verbal del problema y termina en un diagrama de circuito lógico. El
procedimiento comprende los siguientes pasos:
• Se enuncia el problema.
• A las variables de entrada y salida se les asignan símbolos de letras.
• Se deriva la tabla de verdad que define las relaciones entre entradas
y salidas.
• Las funciones Booleanas simplificadas se obtienen para cada una de
las salidas.
• Se dibuja el diagrama lógico.
Circuitos Lógicos Tradicionales
Semi-sumador
La función aritmética digital más básica es la suma de dos dígitos
binarios. Un circuito de combinación que realiza esta suma aritmética de
dos bits se denomina un semi - sumador. Uno que realiza la suma de tres
bits (dos bits significantivos y un bit previo de acarreo) se denomina un
sumador completo. El nombre para el último se basa en el hecho de que se
pueden utilizar dos semi - sumadores para implementar un sumador
completo.
Las variables de entrada de un semi - sumador se denominan bits
sumando y sumador. Las variables de salida se denominan suma y acarreo.
Es necesario especificar dos variables de salida puesto que la suma de 1+ 1
es el binario 10, que tiene dos dígitos. Asignamos los símbolos XY a las dos
variables de entrada, y S (para la suma) y C (para el acarreo) a las dos
variables de salida. La salida C es 0 a no ser que ambas entradas sean 1. La
salida S representa el bit menos significativo de la suma. Las funciones
Booleanas para las dos salidas pueden obtenerse directamente de la tabla
de verdad:
Tabla de Verdad:
X Y C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
De la tabla de verdad se obtienen las siguientes funciones:
1).- Para la Suma S xy xy x y = + =⊕
2).- Para el Carrie (Acarreo) C xy =
A partir de estas dos ecuaciones podemos implementar el siguiente
circuito lógico:
Circuito lógico de un Semi - Sumador.
El diagrama lógico se muestra en la Figura, consiste de una
compuerta exclusiva OR y de una compuerta AND. Además se ha utilizado
un generador de aleatorio de entrada y sendos display para rutear los
valores en cuestión.
Sumador-completo
El sumador - completo es un circuito de combinaciones que forma la
suma aritmética de tres bits. Consiste de tres entradas y dos salidas. Dos
de las variables de entrada, denotadas por X e Y, representan los dos bits
significativos que deben sumarse. La tercera entrada, Z, representa el
acarreo de la posición significante previa más baja. Las dos salidas son
necesarias porque la suma aritmética de tres dígitos binarios está en el
rango de 0 a 3, y los binarios 2 ó 3 necesitan dos dígitos. Las dos salidas
son designadas por los símbolos S (para la suma) y C (para el acarreo). La
variable binaria S da el valor del bit menos significativo de la suma. La
variable binaria C de la salida del acarreo. Las ocho filas debajo de las
variables de entrada designan todas las combinaciones posibles de 1’s y 0’s
que estas variables pueden tener. Los 1’s y 0’s para las variables de salida D.I.I.C.C
Arquitectura de Sistemas Computacionales
Capitulo 7.- Diseño de Circuitos Lógicos Página 3
son determinados de la suma aritmética d los bits de entrada. Cuando todos
los bits de entrada son 0 la salida es 0. La salida S es igual a 1 cuando
solamente una entrada es igual a 1 o cuando todas las tres entradas son
iguales a 1. La salida C tiene un acarreo de 1 si dos o tres entradas son
iguales a 1.
Los mapas de Karnaugh, son utilizados para encontrar expresiones
algebraicas para cada una de las variables de salida. Los 1’s en los
cuadrados de los mapas de S y C se determinan directamente de los
minterms en la tabla de verdad. Los cuadrados con 1’s para la salida S no
se combinan en grupos de cuadrados adyacentes. Pero puesto que la salida
es 1 cuando hay un número impar de entradas, S es una función impar, y
representa la relación OR exclusivo de las variables Los cuadrados con 1
para la salida C pueden combinarse en una diversidad de maneras. Una
expresión posible de C es: C = xy + (x’y + xy’)z, la cual obtendremos a
partir del siguiente desarrollo:
Tabla de verdad
Entradas Salidas
X Y Z C S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Mapa de Karnaugh:
Del mapa se obtienen las siguientes ecuaciones:
1).- S xyz xyz xyz xyz x y z = + + + =⊕⊕
2).- C xy xz yz xy xy xy xy x y z =++=+ + =+⊕ ( ) ()
A partir de estas ecuaciones obtenidas por la minimización del mapa
de Karnaugh, podemos implementar el siguiente circuito lógico.
Circuito Lógico
Circuito Lógico de un Sumador Completo
Teniendo en cuenta que x’y + xy’ = x ⊕ y, e incluyendo la expresión
para la salida S, obtenemos las dos funciones para el sumador - completo:
Sx y z =⊕⊕
C xy x y z =+⊕ ( )
Note que el circuito sumador - completo consta de dos semi -
sumadores y una compuerta OR. A demás se ha agregado un generador de
entradas aleatorio más display de ruteo.
Este circuito se puede representar por un circuito integrado de la
siguiente manera. Cabe hacer notar que dentro de este circuito estará el
subcircuito diseñado anteriormente.
Comparadores
Un circuito Comparador detecta una concidencia de valores de dos o
más señales lógicas. Este circuito se puede representar a partir de la
siguiente tabla de verdad:
Tabla de Verdad:
A B SALIDA
(1 = Iguales, 0 = distintos)
0 0 1
0 1 0
1 0 0
1 1 1
De la tabla de verdad se obtiene la siguiente ecuación: S AB AB = + .
A pesar de la simplicidad de la tabla de verdad, son necesarias cinco
compuertas lógicas para esquematizarla. La salida será 1, si A=B, sino ella
será 0. Los comparadores más sofisticados presentan elementos lógicos con
dos salidas adicionales: una para la salida , si A >B, y la otra salida 1
cuando B > A. Existen comparadores de más de dos bit , en este caso, se
torna esencial el uso de un inversor (compuerta NOT) para cada bit y
puertas AND con tantas entradas como número de bits de entrada y se
necesita apenas una puerta OR. Los chip disponibles comercialmente no
sólo tienen salidas para A=B, sino también para A<B y para A>B.
A partir de la ecuación encontrada S AB AB = + podemos construir el
siguiente circuito lógico:
Circuito lógico de un Comparador de 2 bits
Nótese que la tabla de verdad utilizada en el comparador, es
semejante a la tabla OR - Exclusivo, solo que las salidas están negadas, por
lo tanto éste comparador también puede ser implementado con compuertas
OR - exclusivo. A continuación se presenta un comparador de 4 bit
utilizando compuertas OR - exclusivo.
El circuito está basado en la puerta OR EXCLUSIVO, que da 0 si las
entradas son iguales y 1 si son distintas. Si las dos palabras, son iguales,
las cuatro puertas OR - EXCLUSIVO deben dar 0. Después se pueden pasar
estas cuatro salidas por una puerta OR, que dará 0 si las palabras son
iguales y 1 si son diferentes. En nuestro ejemplo hemos usado una puerta
NOR en la etapa final para invertir el sentido de la comparación: 1 significa
igual y 0 desigual.
Circuito lógico de un Comparador de 4 bits
No hay comentarios.:
Publicar un comentario